آموزش مقدماتیActive VHDL

دوره‌های دانشگاهی

9 جلسه

VHDL یکی از زبان‌های توصیف سخت افزار ( Hardware Description Language ) است که در طراحی مدارهای الکترونیکی مورد استفاده قرار می گیرد که اغلب برای توصیف مدار های یکپارچه (LC)دیجیتال یا ترکیبی آنالوگ و دیجیتال مورد استفاده قرار میگیرد .
اغلب برای طراحی بلاک های مداری بواسطه برنامه نویسی مورد استفاده قرار می گیرد و پس از تکمیل هر بلاک می توان آن بلاک را تست و شبیه سازی نمود و بلاک ها خود می توانند بخشی از بلاک های بزرگتر باشند و یا با سایر بلاک ها به صورت موازی کار کنند و بدین ترتیب توسعه و عیب یابی سیستم به سادگی قابل انجام است.
این مباحث معمولا در آزمایشگاه درس مدار منطقی مطرح می‌گردد.

جلسه اول این درس مربوط به نصب نرم افزار است و بنا به صلاحدید استاد درس روی سایت قرار نگرفته است.

مدرس دوره

میلاد عباس زاده

میلاد عباس زاده در حال حاضر(۱۳۹۵) فارغ التحصیل رشته مهندسی کامپیوتر از دانشگاه اصفهان می باشد.
او به داده کاوی ، متن کاوی و یادگیری ماشین علاقمند است.

فیلم های آموزشی

01:46 ساعت

01:46

9 جلسه