آموزش مقدماتیActive VHDL

Name: آموزش مقدماتیActive VHDL
Author: میلاد عباس زاده

دوره‌های رایگان دانشگاهی

9 جلسه

VHDL یکی از زبان‌های توصیف سخت افزار ( Hardware Description Language ) است که در طراحی مدارهای الکترونیکی مورد استفاده قرار می گیرد که اغلب برای توصیف مدار های یکپارچه (LC)دیجیتال یا ترکیبی آنالوگ و دیجیتال مورد استفاده قرار میگیرد .
اغلب برای طراحی بلاک های مداری بواسطه برنامه نویسی مورد استفاده قرار می گیرد و پس از تکمیل هر بلاک می توان آن بلاک را تست و شبیه سازی نمود و بلاک ها خود می توانند بخشی از بلاک های بزرگتر باشند و یا با سایر بلاک ها به صورت موازی کار کنند و بدین ترتیب توسعه و عیب یابی سیستم به سادگی قابل انجام است.
این مباحث معمولا در آزمایشگاه درس مدار منطقی مطرح می‌گردد.

جلسه اول این درس مربوط به نصب نرم افزار است و بنا به صلاحدید استاد درس روی سایت قرار نگرفته است.

مدرس دوره

میلاد عباس زاده

میلاد عباس زاده در حال حاضر(۱۳۹۵) فارغ التحصیل رشته مهندسی کامپیوتر از دانشگاه اصفهان می‌باشد.
او به داده‌کاوی ، متن‌کاوی و یادگیری‌ماشین علاقمند است.

اطلاعات بیشتر

سوالات پرتکرار

در حال حاضر امکان ارسال دروس به صورت سی دی یا دی وی دی وجود ندارد.

در صورتی که با هر گونه مشکلی رو به رو شدید می توانید از طریق صفحه ارتباط با ما به ما اطلاع دهید تا ما سریعا مشکل را پیگیری و برطرف نماییم.

تمام دروس بعد از ضبط و آماده شدن بر روی سایت قرار می گیرند.

اگر خودتان درسی تهیه کرده اید به صفحه همکاری با ما بروید تا آن را بررسی کنیم و بهتون اطلاع دهیم.

ما همواره تلاش کرده‌ایم که دروس را به طور کامل ضبط نماییم و در اختیار شما دوستان قرار دهیم. اما گاهی برخی ناهماهنگی ها سبب می شود که یک یا تعدادی از جلسات یک درس ضبط نشود. توضیح این گونه نواقص در توضیح درس ها آمده است.