VHDL یک آموزش زبان برنامه‌نویسی معمولی مانند، آموزش جاوا، آموزش html  css، آموزش پایتون و غیره نیست و از بسیاری از جنبه‌ها با آن‌ها تفاوت اساسی دارد که در ادامه بیشتر با آن آشنا خواهیم شد.

VHDL چیست؟

VHDL نوعی زبان توصیف سخت‌افزاری است که به‌عنوان بخشی از ابتکارات وزارت دفاع ایالات‌متحده در سال 1980 توسعه یافت. هدف از آن طراحی سریع‌تر مدارهای مجتمع با سرعت بسیار بالا است و هم‌اکنون محبوبیت خاصی میان جامعه فن‌آوری به دست آورده است.

اولین نسخه VHDL به‌عنوان استاندارد 1076 IEEE در سال 1987 مورد تأیید قرار گرفت. این زبان به استاندارد IEEE1076-1993 تبدیل شد که به‌طور گسترده‌تری پشتیبانی و دوباره در سال‌های 2000، 2002 و 2008 به‌روزرسانی شد.

VHDL مخفف Very High-Speed Integration Circuit HDL (زبان توصیف سخت‌افزار) است. این یک‌زبان توصیف سخت‌افزار استاندارد IEEE (موسسه مهندسین برق و الکترونیک) به‌حساب می‌آید که برای توصیف و شبیه‌سازی رفتار مدارهای دیجیتال پیچیده استفاده می‌شود.

محبوب‌ترین نمونه‌های VHDL عبارت‌اند از: Odd Parity Generator ،Pulse Generator ،Priority Encoder ،Behavioral Model و غیره.

ویژگی‌های VHDL

VHDL از ویژگی‌های زیر پشتیبانی می‌کند:

• روش‌های طراحی و ویژگی‌های آن‌ها
• طراحی سری و موازی
• تبادل طراحی
• استانداردسازی
• مستندات
• خوانایی
• طراحی در مقیاس بزرگ
• طیف گسترده‌ای از قابلیت‌های توصیفی

VHDL زبان بسیار خاصی به‌حساب می‌آید و نسبت به Verilog که در ابتدا یک‌زبان اختصاصی بود، قابل‌قبول‌تر و در دسترس تر است. VHDL همچنین شامل ساختارهایی است که آن را برای طراحی سیستم مناسب‌تر از Verilog متمرکز بر IC می‌کند.

اجزای VHDL

VHDL از دو قسمت اصلی به نام Entity و Architecture تشکیل‌شده است.

• در قسمت Entity، پورت‌های ورودی و خروجی مدار معرفی می‌شوند و در بخش Architecture که عمده قطعه کد را تشکیل می‌دهد، مدار را توصیف می‌شود.
• قسمت Architecture خود به دو قسمت Concurrent و Sequential تقسیم می‌شود. در قسمت Concurrent مدارات ترکیبی طراحی می‌شوند و در قسمت Sequential می‌توانید هم مدارات ترکیبی و ترتیبی طراحی خواهند شد.

در آموزش VHDL ما بیشتر با اجزای معرفی‌شده و انواع پورت‌های ورودی و خروجی آشنا خواهیم شد.

Verilog چیست؟

Verilog همچنین یک HDL (زبان‌های توصیف سخت‌افزار) برای توصیف و پیاده‌سازی مدارات دیجیتال و سیستم‌های الکترونیکی است. Verilog هم در شبیه‌سازی و هم در سنتز سخت‌افزار استفاده می‌شود.

محبوب‌ترین نمونه‌های Verilog عبارت‌اند از:

• سوئیچ شبکه
• ریزپردازنده
• حافظه
• فلیپ فلاپ ساده
• و غیره

FPGA چیست و چه ارتباطی با VHDL دارد؟

FPGA مخفف Field Programmable Gate Array است و اساساً یک تراشه سیلیکونی است که می تواند توسط توسعه دهندگان و طراحان بر اساس عملکردی که می خواهند از آن دریافت کنند پیکربندی شود. چیزی که FPGA ها را از همتایان خود متمایز می کند این است که به طور خاص برای پیکربندی مجدد ساخته شده‌اند. منابع ورودی و خروجی در هر FPGA، منابعی هستند که بین پین‌ها و منابع منطقی داخل یک تراشه قرار گرفته‌اند. هر بلوک ورودی/خروجی از دو بخش در FPGA تشکیل‌شده است.

یک FPGA به‌گونه‌ای ساخته می‌شود که به‌راحتی توسط توسعه‌دهندگان، طراحان یا مشتریان پیکربندی مجدد شود. برای برنامه‌ریزی یک FPGA به‌عنوان یک پیکربندی خاص، Verilog HDL یا VHDL به‌عنوان زبان استاندارد برای برنامه‌نویسی FPGA استفاده می‌شود.

با استفاده از نرم‌افزار ISE و چندین نرم‌افزار معروف دیگر می‌توان شبیه‌سازی‌ها و طراحی‌ها را با VHDL در FPGA انجام داد.  با استفاده از یک دوره آموزش FPGA در کنار آموزش VHDL و تسلط یافتن به آن‌ها راه ورود به بازار کار برای متقاضیان این حوزه بسیار گسترده‌تر و باز تر خواهد شد.

VHDL چه‌کاری انجام می‌دهد؟

زبان برنامه‌نویسی vhdl یک‌زبان غنی است که می‌تواند برای توصیف عملکرد یک سیستم یا یک تراشه استفاده شود؛ که در دوره آموزش VHDL با جنبه‌های کاری آن بیشتر آشنا خواهیم شد. می‌توان سیستم‌هایی را با استفاده از بخش‌هایی از زبان VHDL تعریف کرد، مانند انواع داده‌های ممیز شناور یا دستورات انتظار که نمی‌توانند مستقیماً به سخت‌افزار ترجمه شوند.

از سوی دیگر، از زبان VHDL می‌توان به روشی قدرتمند برای مدل‌سازی و شبیه‌سازی سیستم‌های پیچیده استفاده کرد که اصل هدف و کاربرد آن نیز همین مورد است. به‌صورت کلی VHDL می‌تواند برای مدل‌سازی سیستم‌ها به‌عنوان نقطه شروع یک جریان طراحی ASIC یا FPGA استفاده شود. اسناد استاندارد VHDL از طریق وب‌سایت IEEE برای فروش در دسترس هستند.

VHDL در سطح حرفه ای و فن آوری های روز در حوزه هایی مانند:

• رباتیک
• هوش مصنوعی وداده کاوی
• یادگیری ماشین و شبکه های عصبی
• و سایر موارد

بسیار مورد استفاده قرار میگیرد.

ویژگی‌ها و موارد استفاده از VHDL

هرچند که در دوره آموزش VHDL ما با ویژگی‌های فنی و جزئی بیشتری از VHDL آشنا خواهیم شد اما ذکر ویژگی‌های مهم این زبان در اینجا خالی از لطف نیست.

• VHDL یک‌زبان توصیف سخت‌افزار است، به این معنی که رفتار یک مدار دیجیتال را توصیف می‌کند و همچنین می‌تواند برای پیاده‌سازی سخت‌افزار مدار/سیستم دیجیتال استفاده شود.
• می‌توان از آن برای سنتز مدارهای دیجیتال و همچنین شبیه‌سازی استفاده کرد.
• برای ساختن سیستم/مدار دیجیتال با استفاده از دستگاه منطقی قابل‌برنامه‌ریزی مانند CPLD یا FPGA استفاده می‌شود.
• برنامه VHDL (کد) برای پیاده‌سازی سیستم‌های دیجیتال در داخل CPLD / FPGA استفاده می‌شود، یا می‌توان از آن برای ساخت ASIC (مدار مجتمع ویژه‌برنامه) استفاده کرد.
• در توسعه ریزپردازنده‌ها یا میکروکنترلرهای پیشرفته مانند ASIP یا PSoC بسیار مفید است.

مزایای VHDL

به‌خودی‌خود VHDL مزایای بسیاری زیادی به همراه دارد که از مهم‌ترین این مزایا می‌توان به موارد زیر اشاره کرد:

• مستقل از فروشنده است
• قابل‌حمل است
• قابل‌استفاده مجدد است
• از طراحی سلسله مراتبی پشتیبانی می‌کند - کل سیستم بزرگ و پیچیده را می‌توان به‌عنوان یک اتصال متقابل از اجزای کوچک مدل کرد و دوباره اجزا می‌توانند بیشتر به‌عنوان یک اتصال متقابل اجزای فرعی مدل شوند.
• تمام دستورات برنامه VHDL به‌طور هم‌زمان اجرا می‌شوند (مگر اینکه و تا زمانی که دستورات در داخل رویه، تابع یا فرآیند قرار داده شوند)
• این زبان قابل‌خواندن برای انسان و همچنین قابل‌خواندن توسط ماشین است
• این زبان دارای استاندارد IEEE و ANSI است
• این زبان از متدولوژی‌های طراحی مختلف مانند بالا به پایین، پایین به بالا، ترکیبی و غیره پشتیبانی می‌کند
• می‌توان برای طراحی مدارهای دیجیتال ترکیبی، ترتیبی sequential یا مختلط با استفاده از سه روش مختلف جریان داده، رفتاری و ساختاری استفاده کرد.
• از متدولوژی‌های طراحی مختلف مانند رویکرد بالا به پایین و رویکرد پایین به بالا پشتیبانی می‌کند.
• یک‌زبان طراحی انعطاف‌پذیر را ارائه می‌دهد.
• این زبان امکان مدیریت طراحی بهتر را فراهم می‌کند.
• این زبان اجازه می‌دهد تا پیاده‌سازی‌های دقیق برای سیستم‌ها اعمال شود.
• VHDL از یک انتزاع چند سطحی پشتیبانی می‌کند.
• این زبان از تمامی ابزارهای CAD پشتیبانی می‌کند.
• VHDL به‌شدت از قابلیت استفاده مجدد کد و اشتراک‌گذاری کد پشتیبانی می‌کند.
• و...

در دوره آموزش VHDL با جنبه‌های بیشتری از این زبان آشنا خواهیم شد.

معایب VHDL

باوجود همه خوبی‌ها و مزایای VHDL، اما محدود معایبی نیز دارد که مهم‌ترین آن‌ها شامل موارد زیر است:

• VHDL نیاز به دانش خاصی از ساختار و نحو زبان دارد.
• تجسم و عیب‌یابی یک طرح دشوارتر در VHDL دشوار است.
• برخی از برنامه‌های VHDL را نمی‌توان سنتز کرد.
• یادگیری VHDL دشوار است.

البته شایان‌ذکر است که با استفاده از دوره آموزش VHDL نیازی به نگرانی در رابطه با یادگیری این زبان وجود ندارد و در این دوره ما به‌خوبی با جنبه‌های مختلف آن قرار است آشنا شویم.