×
ribbon

آموزش طراحی FPGA با VHDL؛ پیاده‌سازی فیلتر سوبل برای تشخیص لبه

مدرس:Udemy

Anas Fennane

تشخیص‌گر لبه مبتنی بر فیلتر سوبل را از صفر در VHDL درک کنید و بسازید

جدید
زیرنویس
3دانشجو
2ساعت
سرفصل‌ها
مقدماتی سطح دوره
بروزرسانیآبان ۱۴۰۵
محتوای دوره
سرفصل‌ها
توضیحات دوره
دیدگاه کاربران
درباره مدرس

آنچه در این دوره می‌آموزید

مبانی پردازش تصویر و تشخیص لبه

مبانی حسابان دیجیتال و عملیات با اعداد علامت‌دار و بدون‌علامت در VHDL

طراحی و پیاده‌سازی ماشین حالت متناهی (FSM)

روش‌های طراحی ماژولار و قابل‌استفاده مجدد در VHDL

این دوره شامل:

2 ساعت ویدئو

گواهینامه مکتب‌خونه

دسترسی مادام‌العمر به محتوای دوره

زیرنویس اختصاصی مکتب‌خونه

سرفصل‌های دوره

1 فصل13 جلسه2 ساعت ویدیو
طراحی FPGA با VHDL — تشخیص لبه با فیلتر سوبل
  معماری طراحی تشخیص لبه
13:51
  نتیجه‌گیری
01:12
  تصویر دیجیتال
12:10
  مقدمه
08:44
  پکیج numeric_std در VHDL
23:15
  تمدید علامت
02:58
  ماشین حالت فیلتر سوبل
06:00
  جمع دودویی — قسمت ۱
14:54
  گرادیان
14:57
  حافظه‌ها در طراحی
09:57
  پیاده‌سازی VHDL — قسمت ۱
14:29
  جمع دودویی — قسمت ۲
01:23
  کانولوشن
08:11

توضیحات دوره

این دوره طراحی FPGA با استفاده از زبان VHDL را از طریق پیاده‌سازی یک آشکارساز لبه مبتنی بر فیلتر سوبل آموزش می‌دهد. شرکت‌کنندگان با مبانی پردازش تصویر و روش‌های تشخیص لبه آشنا می‌شوند، مفاهیم حسابان دیجیتال و کار با اعداد علامت‌دار و بدون‌علامت در VHDL را می‌آموزند و طراحی و پیاده‌سازی ماشین‌های حالت متناهی را تمرین می‌کنند. همچنین دوره به بهترین شیوه‌های طراحی ماژولار و قابل‌استفاده مجدد در VHDL، معماری یک طراحی سخت‌افزاری و پیاده‌سازی آن می‌پردازد و شامل پروژه‌ای عملی همراه با خودکارسازی فرآیندها با Makefile و اسکریپت‌های Python است.

گواهینامه اختصاصی دو زبانه

پس از گذراندن دوره به صورت آنلاین در سایت مکتب‌خونه، گواهی‌نامه رسمی پایان دوره به زبان فارسی و انگلیسی، توسط مکتب‌خونه به اسم شما صادر شده و در اختیار شما قرار می‌گیرد.

امکان اشتراک گذاری در لینکدین
دو زبانه

ضمانت بازگشت وجه

کیفیت این آموزش توسط مکتب‌خونه تضمین شده است. در صورت عدم رضایت، با شرایط زیر می‌توانید درخواست بازگشت وجه کنید.

مهلت درخواستتا ۱۵ روز پس از خرید دوره
میزان مشاهدهکمتر از ۲۰ درصد یا ۵ جلسه از دوره
1دوره
3دانشجو
مهندس الکترونیک و مخابرات با ده سال تجربه در طراحی سخت‌افزار و سامانه‌های نهفته. مقیم پاریس، او به‌عنوان مدیر سخت‌افزار در حوزه امنیت فعالیت می‌کند و تجربه همکاری در پروژه‌های مالی و مرتبط با فضای فضایی دارد. فراتر از نقش حرفه‌ای، او به یادگیری و بهبود مستمر علاقه‌مند است و از به‌اشتراک‌گذاری دانش عملی و واقعی با مهندسان و دانشجویانی که مشتاق درک عملکرد سیستم‌ها هستند، لذت می‌برد.
poster

آموزش طراحی FPGA با VHDL؛ پیاده‌سازی فیلتر سوبل برای تشخیص لبه

3دانشجو

دوره‌های مشابه